鲲鹏 920 是由华为海思自主设计的高性能服务器级 SOC。
- 架构基础：基于 ARM架构 (ARMv8.2 指令集)。其实现针对 64 位指令集进行了优化，不再支持 16 位和 32 位指令。
- 核心规模：单处理器集成多达 64 个 处理器内核（泰山内核）。 重点
- 制造工艺：由多个 晶粒（Die）封装而成。通常包含 2 个计算晶粒（用于运算）和 1 个 IO 晶粒（用于数据传输）。
硬件集成
鲲鹏 920 具有极高的集成度，将传统主板上的组件融合进单个芯片：
- IO 控制器：集成了以太网控制器、SAS 控制器、PCIe 4.0 控制器。
- 加速引擎：内置硬件加速器，用于处理加密/解密、压缩/解压缩、存储算法等任务。
- 互连技术：
- 片内互连：采用 环形总线 连接内核与 IO 接口。
- 片间互连 (HYDRA)：通过专用的 HYDRA 接口，支持多达 4 路 CPU 互连，单服务器最高可达 256 核算力。
存储层次结构
鲲鹏 920 采用三级缓存体系：
- L1 Cache：每个内核独占，采用 哈佛结构（指令缓存与数据缓存分离）。
- L2 Cache：每个内核独占 (512K)。
- L3 Cache (LLC)：所有内核共享。在官方文档中常被称为 LLC (Last Level Cache)。 重点
超级内核集群 (SCCL)
计算晶粒内部按 超级内核集群 (SCCL) 组织，通常一个 SCCL 包含 6 到 8 个内核，并配有独立的内存控制器。