内部结构
- 指令部件: 包含 IR 和指令译码器 ID。
- 时序系统: 提供节拍信号。
- 中断逻辑: 处理异常。
- 控制信号发生器: 核心部件。
关键技术
CPU专用寄存器
重点 在 CPU 模型中，除了 ALU 和 CU，剩下的核心器件主要由专用寄存器组成：
- PC (程序计数器): 存放当前正在执行或下一条将要执行的指令地址。具有自增功能（PC + 1）。
- IR (指令寄存器): 存放从主存中取出的当前指令。其操作码部分送往指令译码器（ID）进行解析。
- PSW (程序状态字寄存器): 记录运算结果的状态（如溢出、为零、进位等）以及 CPU 的工作状态。 重点
- MAR (存储器地址寄存器): 存放要访问的主存单元地址。
- MDR (存储器数据寄存器): 存放从主存读出或准备写入主存的数据。
寄存器控制逻辑
- 独立门控: 寄存器的输入和输出由单独的控制信号驱动（如
PCE控制输入，PCout控制输出）。 重点 - 物理位置: MAR 和 MDR 在物理上通常位于 CPU 内部，但逻辑功能上属于存储部件。
相关概念
- AC (累加器): 通用寄存器的一种，直接与 ALU 的输入端相连。
- 寄存器组与 Cache: 当 CPU 内部通用寄存器数量变多，最终演变为 Cache。
CPU控制方式
- 同步控制:
- 所有的操作由统一的时钟信号驱动。
- 优缺点: 设计简单，但存在“高消费”等待“低慢速”部件的资源浪费（高效率设备必须等待慢速设备）。
- 异步控制:
- 部件按需交互，不采用统一时钟，通过“应答”机制通讯。
- 适用于 CPU 与外设（如键盘）之间的通讯。
- 联合控制: 重点
- 现代 CPU 常用方案：部件内部同步，部件之间异步。
- 同步控制:
指令执行过程
指令的执行过程是计算机自动工作的本质。
1. 取指阶段 (公共操作) 重点
任何指令执行的第一步都是取指，其硬件逻辑固定，称为“公共操作”：
- PC MAR: 将指令地址送入地址寄存器。
- Read: CU 向主存发出读命令。
- M MDR: 主存将指令送入数据寄存器。
- MDR IR: 将指令送入指令寄存器。
- PC + 1: PC 指向下一条指令地址。
2. 分析阶段
- 指令译码 (ID): 对 IR 中的操作码（OP）进行分析，判定指令功能。
- 寻址计算: 计算操作数的有效地址。
3. 执行阶段
- 根据分析结果，向各个部件发出控制脉冲。
- 数据通路: 参见 数据通路与微操作序列。
微命令与微操作
- 微命令: 控制器发出的控制信号（逻辑描述，如
PCout）。 - 微操作: 电子硬件设备根据微命令完成的物理动作（如打开寄存器的输出门）。
相互关系 重点
- 一一对应: 微命令与微操作之间是对应的关系。
- 兼容与互斥:
- 兼容: 若干微命令可以同时发出（如
PCout和MARin）。 - 互斥: 两个微命令不能同时执行（如
PCin和PCout）。
- 兼容: 若干微命令可以同时发出（如
意义
微命令是人类控制计算机的 最后一道逻辑描述。指令通过转化为微命令序列，最终变为电子设备的具体动作。 重点
指向原始笔记的链接- 微命令: 控制器发出的控制信号（逻辑描述，如
控制器实现方法
根据控制逻辑的实现手段，控制器分为以下三类： 重点
1. 组合逻辑控制器 (硬连线)
- 原理: 由门电路组成的逻辑网络直接产生信号。
- 优点: 速度快。
- 缺点: 设计复杂且一旦完成无法修改。
2. 微程序控制器
- 原理: 将微命令编码为微指令，存放在 控制存储器 (CM) 中。
- 优点: 灵活性高，易于扩展和修改。
- 实现: 参见 微程序控制器。
3. 可编程逻辑阵列 (PLA)
- 原理: 介于两者之间，常用于科研实验阶段（如 FPGA 技术）。
CPU核心参数
频率指标
- 主频 (内频): CPU 内部数字脉冲信号震荡的速度。它间接反映了运算速度。
- 外频: 主板总线提供给 CPU 的基准工作频率，用于同步 CPU 与内存等外部设备的通讯。
- 倍频系数: CPU 主频与外频之间的比例。
- 公式: 重点
- 超频技术: 通常通过降低外频、提高倍频系数来实现，使主频超过额定值。
物理指标
- 核心数量: 现代 CPU 通过多核堆叠（如华为鲲鹏 64 核）来弥补单核频率的物理极限。
- 制造工艺: 指 CPU 内部总线间的最小间隔（如 14nm、7nm、3nm）。工艺越先进，功耗越低，晶体管密度越高。