Notes@Tsukino
Search
搜索
暗色模式
亮色模式
阅读模式
探索
Home
❯
数字逻辑基础
❯
主从 JK 触发器
主从 JK 触发器
2026年1月14日
1分钟阅读
在 CP 时钟信号为 0 时始终为保持;
在 CP=1 期间,如果输入波形发生过变化,则
不能
仅根据下降沿时的输入信号来确定输出状态。
关系图谱
反向链接
JK 触发器